本文目录
- 用与非门实现四位二进制码转化为四位循环码电路图
- 求一张4位2进制的求补电路图，附带简单的原理叙述，谢谢，急要
- 如何用D触发器实现2位2进制计数器电路图
- 一道数字逻辑电路的问题，求把三位二进制码转换为格雷码的电路图，用与非门设计，谢谢了
- 1位二进制全减法器电路图怎么画
用与非门实现四位二进制码转化为四位循环码电路图
状态转换图：0101－0110－0111－1000－1001－1010－1011－1100－0101连接图：输入端D3D2D1D0接：0101，输出端Q3Q2经与非门后，输出接输入端LD，EP＝ET＝Rd＝1，
求一张4位2进制的求补电路图，附带简单的原理叙述，谢谢，急要
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY complement IS
PORT ( code_in : IN STD_LOGIC_VECTOR (3 DOWNTO 0);
code_out : OUT STD_LOGIC_VECTOR (3 DOWNTO 0) );
END complement;
ARCHITECTURE rtl OF complement IS
BEGIN
PROCESS(code_in)
BEGIN
code_out(3) 《= code_in(3);
IF code_in(3)=’0’ THEN
code_out(2 DOWNTO 0) 《= code_in(2 DOWNTO 0);
ELSE
code_out(2 DOWNTO 0) 《= NOT code_in(2 DOWNTO 0) + ’1’;
END IF;
END PROCESS;
END;
输入code_in是4位二进制原码，输出code_out是4位二进制补码。
正数的原码与补码形式相同，直接由code_in通过多路选择器的输入端DATAB送至输出code_out；负数的补码是原码的绝对值部分求反加1之后，由多路选择器的输入端DATAA送至输出code_out。符号位是直接有输入code_in(3)送至输出code_out(3)的。
如何用D触发器实现2位2进制计数器电路图
该设计主要思路为时钟分频和逻辑运算。也可以理解为计数器设计和进位提取。
需要建立对D触发器的工作方式和各种逻辑门电路的工作方式的正确认识和使用
1、观察该系统输入输出波形可以确定该系统为时钟的四分频（2位2进制）
***隐藏网址***
2、使用双D触发器对时钟进行四分频，一个D触发器可以完成2分频，级联即可完成4分频，根据D触发器分频基本电路设计电路原理图如下：
***隐藏网址***
图中数字信号D(3)为时钟信号二分频，数字信号D(5)为D(3)信号的二分频
3、观察输出波形如下图，可以确认对信号D(3)取反后与D(2)、D(5)进行逻辑与(模2加)运算可以提取所需波形。
***隐藏网址***
4、修改电路设计如下图：
***隐藏网址***
可以直接使用74LS74的反相输出端减少反相器的使用。
5、模拟仿真输入和输出如下图：
***隐藏网址***
观察仿真结果可以发现输出信号D(8)高电平持续时间位半个CP，4个CP为一个周期，符合设计要求。
注意：仿真使用的D触发器为边沿触发，边沿触发D触发器工作过程如下：
当时钟CP上升沿到达时，D输入端的状态被送到Q输出端。
当时钟CP上升沿完成后，Q输出端保持原有的状态，等待下一个CP上升沿。
部分触发器带有复位端和置位端，根据其有效电平可以对Q端进行清0或者置1的操作。
一道数字逻辑电路的问题，求把三位二进制码转换为格雷码的电路图，用与非门设计，谢谢了
在一组数的编码中，若任意两个相邻的代码只有一位二进制数不同，则称这种编码为格雷码。
格雷码（编码）：从最右边一位起，依次将每一位与左边一位异或(XOR)，作为对应格雷码该位的值，最左边一位不变(相当于左边是0)。
简单的例子 十进制 二进制 格雷码
0 0000 0000
1 0001 0001
2 0010 0011
3 0011 0010
4 0100 0110
5 0101 0111
扩展资料：
在一组数的编码中，若任意两个相邻的代码只有一位二进制数不同，则称这种编码为格雷码（Gray Code），另外由于最大数与最小数之间也仅一位数不同，即“首尾相连”，因此又称循环码或反射码在数字系统中，常要求代码按一定顺序变化。
例如，按自然数递增计数，若采用8421码，则数0111变到1000时四位均要变化，而在实际电路中，4位的变化不可能绝对同时发生，则计数中可能出现短暂的其它代码（1100、1111等）。在特定情况下可能导致电路状态错误或输入错误。使用格雷码可以避免这种错误。格雷码有多种编码形式。
1位二进制全减法器电路图怎么画
1位二进制全减法器电路由数据选择器74ls153和门电路实现，需要真值表和电路图。
逻辑函数，写成最小项表达式：
Y＝m1＋m2＋m4＋m7
Cy＝m1＋m2＋m3＋m7
1位二进制全减器电路真值表和逻辑图，也就是模拟图如下。
扩展资料：
真值表
全减器真值表如下：其中Ai表示被减数，Bi表示减数，Di表示本位最终运算结果，Ci表示低位是否向本位借位，Ci＋1表示本位是否向高位借位。
百度百科-全减器
